CADENCE AWR DESIGN ENVIRONMENT 2022. V22.1 .17.01R BUILD 17442 REV2 WIN64

CADENCE.AWR.DESIGN.ENVIRONMENT.2022.V22.1 .17.01R.BUILD.17442.REV2.WIN64-TEL

 

CADENCE | 2022 | EXE | RAR | 710 MB | WINDOWS

Eine umfassende EDA-Plattform für die Entwicklung von RF/Mikrowellen-Produkte

Die drahtlose Revolution vorantreiben

Die Cadence® AWR Design Environment® Plattform bietet HF-/Mikrowellen-Ingenieuren integrierte Hochfrequenz-Schaltkreis- (Microwave Office®), System- (Visual System Simulator™ (VSS)) und elektromagnetische (EM) Simulationstechnologien (AXIEM®/Analyst™) sowie elektronische Design-Automatisierung (EDA), um physisch realisierbare, fertigungsreife Elektronik zu entwickeln. Die Plattform unterstützt Designer bei der Entwicklung von RF-/Mikrowellen-IP mit Hilfe von komplexer IC-, Gehäuse- und PCB-Modellierung, Simulation und Verifikation und adressiert alle Aspekte des Schaltungsverhaltens, um optimale Leistung und zuverlässige Ergebnisse für den First-Pass-Erfolg zu erzielen.

Cadence RF/Mikrowellen-Lösungen ermöglichen es Design-Teams, ICs und Interposer, PCBs und Module aus einem breiten Spektrum von Prozesstechnologien mit Hilfe der bewährten Funktionen des EDA-Software-Portfolios zu erstellen und zu bestücken. Die interoperable Plattform umfasst den Cadence Allegro® PCB Editor für das Design von PCBs und Systems in Package (SiP), die Cadence Virtuoso® Plattform für das Design von RFICs und Modulen und die Cadence AWR® Plattform für das Design von monolithischen Mikrowellen-ICs (MMIC) und RF PCB IP.

Der Plattform-Vorteil

Innovativ

Eine leistungsstarke und intuitive Benutzeroberfläche sorgt für optimale Produktivität bei der Entwicklung mit intelligenten, anpassbaren Design-Flows für die heutigen Hochfrequenz-Halbleiter- und PCB-Technologien

Akkurat

System-, Schaltungs- und EM-Simulationstechnologien sind für eine schnelle und genaue Analyse der Bauelementleistung vor der Prototypenherstellung und -prüfung integriert, was Entwicklungszeit und -kosten spart.

Verbunden

In der AWR-Software erstellte RF-IP kann in Systeme integriert werden, die mit neueren Prozesstechnologien und Integrationsmethoden unter Verwendung der Cadence RFIC-, PCB- und SiP-Design-Plattformen und fortschrittlichen RF-Workflows entwickelt wurden

Plattform-Highlights

Vereinheitlichte Design-Erfassung

Bietet einen physikalischen Front-to-Back-Designflow mit dynamisch verknüpften elektrischen und Layout-Design-Einträgen. Komponenten, die in einem elektrischen Schaltplan platziert werden, generieren automatisch ein synchronisiertes physikalisches Layout, das auf Bibliotheken von Standard-, kundenspezifischen und/oder vom Hersteller bereitgestellten Komponenten, von Foundry entwickelten Process Design Kits (PDKs) und Allegro Bauteilbibliotheken basiert.

Simulation und Analyse

Integriert Schaltungs-, System- und EM/Multiphysik-Simulationstechnologien zur Untersuchung des linearen und nichtlinearen Netzwerkverhaltens. Entwickler können EM-Extraktionen von Verbindungen vor Ort durchführen, EM-Analysen zur Designverifizierung von großen/komplexen RF-Strukturen durchführen, thermische Analysen von Leistungsbauelementen durchführen, Komponentenspezifikationen aus Systemverbindungsbudgets entwickeln und die Bauelementleistung mit Systemtestbenches für Kommunikationsstandards analysieren.

Anpassungen

Die leistungsstarke Anwendungsprogrammierschnittstelle (API) erweitert die Fähigkeiten der Software mit gängigen Programmiersprachen und bietet benutzerdefinierte Skripte für die Automatisierung allgemeiner oder komplexer Aufgaben und benutzerdefinierter Entwurfsabläufe.

Interoperabilität und Fertigung

Die Interoperabilität ermöglicht den Austausch von Schaltplänen und Layouts mit den Plattformen Virtuoso und/oder Allegro, die vollständig integrierte EM-Cosimulation, die Prüfung von elektrischen Regeln (ERC) und Design-Regeln (DRC) sowie den Export von produktionsfertigen GDSII-, DXF- und Gerber-Dateien. Darüber hinaus ermöglichen leistungsstarke Funktionen zur Ertragsanalyse und -optimierung die Berücksichtigung von Fertigungstoleranzen für robustere Designs und eine höhere Rentabilität.

Entwurfsablauf

Unterstützt komplexe hierarchische Projekte mit parametrisierten Teilschaltungen zur einfachen Optimierung und Abstimmung. Schaltungs-, System- oder EM-basierte Teilschaltungen können schnell entwickelt und zum Aufbau größerer, komplexer Netzwerke verwendet werden, die in den heutigen HF-Frontend-Schaltungen üblich sind.

BETRIEBSSYSTEM:

WINDOWS

.TEL\VERLASSEN

Die Veröffentlichung ist lediglich zu Bildungszwecken gedacht.
Sie beruht auf dem Recht der Informationsfreiheit.

The publication is intended for educational purposes only.
It is based on the right of freedom of information.